P
pinkesh2001
Guest
Hi all,
Ali lahko kdo pove, ki je najboljše orodje sintezo iz obeh te?Hvala
Pinkesh
Ali lahko kdo pove, ki je najboljše orodje sintezo iz obeh te?Hvala
Pinkesh
Navigation
Install the app
How to install the app on iOS
Follow along with the video below to see how to install our site as a web app on your home screen.
Note: This feature may not be available in some browsers.
More options
You are using an out of date browser. It may not display this or other websites correctly.
You should upgrade or use an alternative browser.
You should upgrade or use an alternative browser.
S
stormwolf
Guest
Mislim, dc je bolje kot magma sinteze, in veliko ljudi, ki uporabljajo samo magma backend orodja.
E
eda_wiz
Guest
Jaz pristanišče uporabljati Magma Blast RTL sintezo orodje ...Od pripombe ljudi, ki so uporabljali magma in DC, i ugibati DC, kakovostnejši.
c deepchip ta članek
http://www.deepchip.com/items/snug04-05.html
Zadeva: Design Compiler vs Cadence Ambit/Get2chips, Synplicity ASIC, Magma
NEVERENDING ZGODBA: Če pogledate zadnje razpoložljive številke Dataquest
za sintezo RTL tržni delež (2002), boste našli:
Dataquest FY 2002 RTL Synthesis trgu (v $ Millions)
Synopsys DC ######################################### $ 132,7 (90%)
Cadence Ambit # # # $ 8,8 (6%)
Synplicity ASIC # $ 2,9 (2%)
Get2chips # $ 2,9 (2%)
V 10 letih, ki sem pisal Topel Trip Reports, da Synopsys
Tržni delež se je gibal samo s 87% na 91% - s 3 ali 4 tekmecev
levo prepirala preostalih 9% do 13% trga.Kaj je Synopsys
skrivnost?Oni paranoičen približno vodenje Design Compiler Best-In-Class orodje.
Kadar izgubi stranke merilo kjerkoli, Synopsys R & R skače po celem
je ugotoviti, kako so izgubili in nato določa Design Compiler v naslednjem rev.Torej
na čuden način, Synopsys in DC uporabnikov dolgujem Velika hvala Cadence, Magma,
Synplicity in za pomoč pri hrani Design Compiler nenehno izboljšujejo.
<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Nasmeh" border="0" />
1). V svojem keynote Topel naslov, Aart trdil Design Compiler 2.003,12
runtime je pospešiti 50% površine, je bilo 5% manjši, in DC povečal za 20% v letu
zmogljivosti.Glede na vaše izkušnje kot hands-on uporabnika, Aart ležečega ali
govori resnico tukaj?Kako Design Compiler stack up proti
njenih tekmecev Cadence Get2chip, Ambit, Synplicity ASIC, Magma Blast
Ustvari, Incentia v vaših očeh?Kateri sinteza uporabljate sedaj?Držimo s Synopsys za sintezo.To je naša "podjetja standard".
Čeprav jaz raba starejši prevod od 2.003,06, da je tisto, kar mi ASIC
vender priporoča.
- Ron Razpon RaytheonUporabljamo DC.
- David Fong of S3 GraphicsRabim DC 2003-12, vendar mislim, da je najboljši inovativni spremembe
bo od drugih družb.Verjetno Cadence Get2chips of Magma
Ustvari Blast.
- Massimo Scipioni of STMicroelectronicsKar zadeva konkurenco, imam vtis, da Cadence odkup
Get2Chips je imela zelo pozitiven vpliv na uspešnost
Design Compiler.Uporabljamo le Design Compiler.
- Pierre Ragon of LucentMi smo z Magma Blast Ustvari v proizvodnji.Mi posnet iz čip in
je delo z uporabo silicija Magma.No izkušnje z najnovejšimi DC.
- Joe Dao of Aeluros, IncTrenutno primerjavo DC proti Blast RTL.Blast RTL dosega
podobna boljših rezultatov pri tem, da se skozi tok Magma.
- [Anon Engineer]V zadnjih 9 mesecev, smo začeli uporabljati Magma's RTL sintezo in
mi šele zaključna naš 1. in 2. čipi (2500/4000v K Gates, 166/200 MHz
respectively).Tukaj je tisto, kar smo opazili:
- Sintetizirali naš celoten čip v manj kot 5 ur na 32-bitni Linux box
z eno licenco.Prehod na Blast Ustvari bil no-brainer
ker njena dva več korakih po uporabi Blast Fusion.Za tiste,
, ki razumejo tok Magma, vse, kar potrebujemo, so "popraviti rtl" in
"popraviti netlist" v skript Blast Fusion.Ena od skript naredi čipa!
- Zaupamo poročilo ESP odločiti, kdaj smo pripravljeni za P & R.Naš
smernica je notranja vrednost ESP 4% ali manj.Najbolj pomembno je,
ni backannotation SDF runs sinteze, in ne več dolgo
debug sej sledenje časa poti v zasnovi.
- Smo majhna in učinkovitost osveščeni družbi.3 design inženirji
izkaže, da v celoti RTL GDS v 12-15 tednih.Mi vsi izselili
naše skupno znanje uporabe DC v nekaj manj kot mesec.
- Še vedno naletela na težave.Eden od formalne napake prha ki gre gor in dva
tresk.Vse so bile odpravljene v roku enega tedna.Ampak ne show zamaški.
Kaj pa izboljšanje sporočila o napakah?Daj mi bolj PT podobnih omejitev
pisanje zmogljivosti.Ustvari informacije, kot so konstantno nastavitev
formalno verifikacijo.Imam svoj seznam in se uporablja, da vsakič, ko Magma AE
potrebuje malo odmerek realnost.
- Phil Brennan of WIS Technologies, IncDC zdi držati korak z drugimi proizvodi v QoR, vendar obstaja nekaj
različice, ki so nečistnik.Jaz ne bi to pričakujejo od izdelka, ki
je bil pri vodenju za skoraj 10 let.
- Sunil Malkani of BroadcomUporabljamo Synopsys DC.Nikoli se je resno te trgovske verige.
Nikoli nisem imel časa, da primerjati proti drugim, četudi.
- [Anon Engineer]Mi uporabljamo izključno Design Compiler.Mi preskusiti Ambit časa nazaj, vendar
ni ugotovila, da se je več kot dovolj advantadge DC za utemeljitev stikalo.
- [Anon Engineer]Uporabljamo DC.Ne zdi se nam, da je vrsto izboljšav tukaj.Nimam
mnenje o vprašanju zmogljivosti četudi.Ne poudariti, da namen.
Nimam mnenja o drugih orodij, razen Ambit.Področje veljavnosti zdi manj zrele
na številnih področjih, ki pa je hitro in daje primerljive rezultate v
enostavne modele.
- [Anon Engineer]Primerjava DC pre-2003,12 do 2003,12 DC - Ja, je pomembna 2003,12
izboljšanje.Smo se lahko premikajo od ACS, da od zgoraj navzdol pripravijo na
večje particije modela, ki je precej dobiček.
DC vs Področje veljavnosti:
Področje veljavnosti je čas motorja (CTE), je grozno veliko hitreje kot DesignTime,
daje veliko boljše čase poročilo čas teči.
Za Design 1, površina je bila 31% bolje Ambit.WNS (merjeno z
branje tako netlist DC in Ambit netlist se v DC) je bilo 15%
bolje, TNS je bilo 16% boljše.DR Kongo se je nekoliko bolje Ambit.Teči
časa je bilo približno enako, s spominom uporabo 44% bolje v Ambit.
Design 2 imeli težave.Razdeljeni sestavi način Ambit (
ekvivalent ACS) niso pravilno delo na terenu.Področje veljavnosti je imel
bug, ki je preprečil skeniranja vstavljanja deluje pravilno v porazdeljenih
sestavi.Tako smo morali teči pripravi zgoraj navzdol, ki je
runtime več kot 80 ur!Nisem poskušal narediti isto stvar z DC
ker preprosto ni praktična in tako ni smiselna primerjava.
Uradno preverjanje (z uporabo formalnost) of Ambit ustvarjenih netlist
ni on Design 2, zaradi katere smo kasneje odkrili bila žuželka v
Področje veljavnosti Verilog front-end.Tam so bile nekatere druge razlike med DC
Področje veljavnosti in razlage Verilog, ki je povzročila nekaj zabave v protivrednosti
preverjanje - npr pazi za Ambit način ukvarja z bit izbere
izven območja.
Nekateri uporabnosti Ambit komentarji:
- Področje veljavnosti vsebuje kaj pravijo Cadence je znak-off kakovosti časovni okvir motor
(CTE), tako da sem vam ni treba naložiti netlist se v PrimeTime če vaš
prodajalec podpira CTE.
- Področje veljavnosti's do_optimize samodejno časovno proračunov, ko delate
hierarhični sestavi, ki ni potreben za pretok slog ACS.
To je v redu, vendar pa ne pomeni, da imate na Spljoštiti design
hierarhija, če ne želite, da se to zgodi.
- Področje veljavnosti je report_timing-false_paths ukaz.Prijeten.
- Področje veljavnosti uporablja default "asinhrona" clock (imenovano "@"), če ne boste
določajo uro v vašem omejitev.DC išče najverjetneje
ura.To pomeni, da omejitve ni mogoče razlagati drugače, če
ne določite ure v vseh primerih!
- Check_timing lahko močvirje si z lažnimi opozorili, če je ustvarila signal
tako virtualno in realno uro.
- Torej 'ne ekvivalenta "link" zapoved v Ambit!Optimizirajte bo
veselo na delo za čas design, samo za vas, da bi našli velike kose
manjkajo.
- DC lahko izberejo različne arhitekture DesignWare kadar koli med
urejanje.Področje veljavnosti izbirčen arhitekturo v začetni kartiranje in
razen če je to še vedno ročno spremenili.
Splošni sklep je bil Ambit obetaven, z boljšo zmogljivostjo in
QOR.Vendar pa preveč težav za nas, da na trenutek.
- [Anon Engineer]Uporabljamo Ambit.V test naših 12k stopnji načrtovanja je prinesla zmanjšana
primer count.BuildGates Extreme did boljše delo pri zmanjševanju
moč, čeprav nismo dobili poštene primerjave tam, da ne morem prebrati
preveč v to.Smo se odločili predvsem zato, ker bi Ambit Cadence rent
da nam za 2 tedna, dvakrat na leto, ko smo potrebovali.
- Brett Warneke of Dust NetworksMi ne uporabljamo to različico DC še, smo še vedno na 2003,03.Področje veljavnosti
Zdi se, da imajo podobne zmogljivosti, vendar manj značilnosti in, seveda,
ljudje se uporabljajo za Design Compiler.Če je vaša prihodnost sporočila potrdi
DC 2003,12 prednosti, lahko imamo pogled na to.
- [Anon Engineer]Uporabil sem DC in Ambit / PKS zamenjevati za nekaj let.Sem
ugotovljeno Ambit ponavadi, v povprečju, da je nekoliko hitrejši.Odvisno od
vezje sem videl večje razlike v območju / čas delovanja.On
Večkombinacijske lut (10x256) za DDS, bi DC churn ure in pogosto
Ispljunuti signficantly vezja, ki so manj učinkoviti, kot na
prejšnji teče, z natančno isti scenarij.Je postala črno umetnosti
skušajte znova isti model dvakrat.
V zvezi s posebnimi Ambit / DC primerjavo, na 32-bitni podpisan
multiplikator merilo, optimiziran za območja z zelo ohlapne čas
omejitve, DC je dvakrat tako velika kot Ambit.Uporaba DesignWare
komponente, DC je bil 10% večji od Ambit.Na različnih modelov, čeprav,
Videl sem Ambit zaduši, kjer DC zbeži z njim.I niso mogli
izločiti, kar ključne vezja differentiators, ki so vzrok eno od
jih opravljajo veliko bolje kot drugi.
- Allan Gord of Carleton University (Kanada)Nisem klopi označeni DC 2003,12.Uporabili smo 2003,06 za naš zadnji
zasnova.Prav tako sem v veliki meri v primerjavi Get2chips proti DC.Na splošno za
enake tehnologije in RTL:
- Get2chips je bil 0% do 5% boljši na območju.
- Kar zadeva časovni okvir, tako met cilje.
- V smislu runtime, Get2chips bila trdna zmagovalec.
- Tool proizvodnja je bila zelo dobro organiziran iz Get2chips.
- Največji se ukvarjajo z Get2chips ni, da bi lahko shranite design
v binarni (db) formatu.Eno je pisati iz Verilog in omejitve
in se zanašajo na branje v o Get2chips.
Smo končali z Design Compiler, saj do takrat, ko Get2chips
eval je prišel, smo imeli dovolj investmented v samodejen sinteza z
Design Compiler, da nismo želeli vreči proč.
- Deepak Lala podjetja Cisco SystemsTrenutno uporabljate Synplicity ASIC.3-5 leti sem tekel primerjavo
med Synplicity in Synopsys.Synplicity zlahka zmagal za hitrost in
nastop.Plus Synopsys podpora ter lokalna FAE bilo grozno, kakor tudi
kot aroganten.Tudi če Aart se govori samo resnico (Mislim, da bi on je
kuhanje številk ali z uporabo najboljšem primeru scenarijev, da bi svoje številke
poglej bolje), njeno še vedno ne dovolj dober, da se vrnete na Synopsys.
- John Kramp za MotorolaUporabili smo Synplify ASIC v tri vrste čipov, mala in srednje različice
(400/900 K vrat), in večji različici (1,5 Mb
/ vrata).Orodje ne more
ročaj večji različici zaradi omejene zmogljivosti, zato smo se ustavili ocenjevanja
dokler Synplicity nadgraditi svoje orodje za obdelavo velikih capcacity.
Najmanjša različica je bila enostavna in smo ozek trak iz čipa brez
problemov.
Glede srednje testcase glej naslednja vprašanja:
1.Fast motorja, kot je hitro konča sinteza (v roku 2-3 ur)
2.Kakovost proizvedene netlist ni veliko, saj ne Zemljevid dobro
Pri tem formalno preverjanje (v našem primeru LEC).Imeli smo narediti
ogromno kartiranje za izboljšanje hierarhični LEC.
Synplicity je lahko čez nekaj časa, da zagotovijo kartiranje,
in reševanje problemov.
3.Uporabniku prijazen GUI z metodami enostavno teči več možnosti projekta.
4.Hierarhija vzdrževati je podprla, vendar je bilo nekaj napak, ko smo se obrnili na
to možnost.Imeli smo, da se ohrani zaradi logike in simulacije STA
omejitev preverjanja.Tudi, Synplicity se je zelo trudila, da se določi
ta problem.
Na splošno orodje ima zelo močan motor hitro, in podpira različne
sinteza tehnike, zlasti za aritmetične funkcije.Ampak, to je
še vedno ne dovolj zreli, da dobro deluje z drugimi orodji in standardnimi
formatov, in ne more ravnati še velike zmogljivosti.
- Hatem Yazbek of Oplus Technologies (ESNUG 422 # 5)Sem bil zelo impresioniran s uspešnost Synplify ASIC's.Opravlja
zgoraj navzdol sinteza našega modela v eni uri stanovanje.2.003,03 DC, na
Po drugi strani pa traja malo več kot 6 ur za opravljanje zgoraj navzdol
sinteza.Iterating na sinteza je veliko manj boleče uporabo Synplify
ASIC zaradi močno zmanjšane runtime.
- Darren Laško od Fujitsu (ESNUG 422 # 5)Uporabljamo Synopsys Design Compiler za sintezo ASIC.Medtem ko Synplicity
je opravila veliko delo za reševanje posebnih potreb FPGA
skupnosti, smo se odločili, da ostanejo pri orodje, s katerim smo najbolj
poznati pri oblikovanju ASICs.
- Mike D'Jamoos od White Rock Networks (ESNUG 393 # 3)Runtimes DC so še vedno v primerjavi z grozljivo Get2chips & Synplicity ASIC
in, seveda, spomin navada z DC se ne more niti primerjati svoje tekmece.
DC je največja jamajška pomnilnika okoli (pogosto 5x o tem, kaj si drugi).
Glede na področju rezultatov, se zdi, kot Synplicity ASIC _may_ se
najbolje, v povprečju, ki temelji na samo 2 dobrih testnih primerov sem prost.(OK, z
2 testnih primerov, je težko reči, da še ni).Get2chips Zdi se, da Rukovoditi
kadar gre za časovno kritične modelov.Vendar pa bomo videli primere
če DC-Ultra še vedno bije Get2chips.Synplicity ASIC doslej ni udarec
gor na eni časovni kritične modela smo vrgel na to, ampak da bi se
krompir.Ne vem še.
V bistvu je naša nedavne izkušnje pokazale, da sinteza je definitivno
postanejo blago in Synopsys ima veliko dela, da narediti, če hočejo
ostati na vrhu.To suppossedly so ta nov način XG v DC, ki
izboljšuje stvari pri 2.004,06, vendar smo še v skušnja to.
- [Anon Engineer]Mislim, da je boljši od Synopsys Ambit ali Get2chips.
- Abraham Si za Maxim Integrated ProductsDC 2003,12 ima veliko lažnih sporočil opozorila.Nisem videl področje
izboljšanje.O hitrosti-up je lahko malo.Celotno delovno mesto dan ni
zmanjšala za pol dneva dela, čeprav želim, da bi.Synplicity ASIC je
postaja boljši in močnejši.
- Ali lahko za Ma Spreadtrum Communications (Kitajska)Syn_vV DC-2003,12-SP1 je ogromno napako, da moramo iti nazaj v
syn_U-2003,03.Vendar pa smo primerjali syn_vV DC-2003,12-SP1 in
Cadence Get2chips.DC tekel 8-krat hitreje in je nekoliko manjši
netlist.Smo ocenili Synplicity ASIC, ker jih uporabljamo za Synplicity
FPGA.Synplicity ASIC je preveč primitivna za projektiranje ASIC.
- Edmond Tam of Global Poiščite, Inc
c deepchip ta članek
http://www.deepchip.com/items/snug04-05.html
Zadeva: Design Compiler vs Cadence Ambit/Get2chips, Synplicity ASIC, Magma
NEVERENDING ZGODBA: Če pogledate zadnje razpoložljive številke Dataquest
za sintezo RTL tržni delež (2002), boste našli:
Dataquest FY 2002 RTL Synthesis trgu (v $ Millions)
Synopsys DC ######################################### $ 132,7 (90%)
Cadence Ambit # # # $ 8,8 (6%)
Synplicity ASIC # $ 2,9 (2%)
Get2chips # $ 2,9 (2%)
V 10 letih, ki sem pisal Topel Trip Reports, da Synopsys
Tržni delež se je gibal samo s 87% na 91% - s 3 ali 4 tekmecev
levo prepirala preostalih 9% do 13% trga.Kaj je Synopsys
skrivnost?Oni paranoičen približno vodenje Design Compiler Best-In-Class orodje.
Kadar izgubi stranke merilo kjerkoli, Synopsys R & R skače po celem
je ugotoviti, kako so izgubili in nato določa Design Compiler v naslednjem rev.Torej
na čuden način, Synopsys in DC uporabnikov dolgujem Velika hvala Cadence, Magma,
Synplicity in za pomoč pri hrani Design Compiler nenehno izboljšujejo.
<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Nasmeh" border="0" />
1). V svojem keynote Topel naslov, Aart trdil Design Compiler 2.003,12
runtime je pospešiti 50% površine, je bilo 5% manjši, in DC povečal za 20% v letu
zmogljivosti.Glede na vaše izkušnje kot hands-on uporabnika, Aart ležečega ali
govori resnico tukaj?Kako Design Compiler stack up proti
njenih tekmecev Cadence Get2chip, Ambit, Synplicity ASIC, Magma Blast
Ustvari, Incentia v vaših očeh?Kateri sinteza uporabljate sedaj?Držimo s Synopsys za sintezo.To je naša "podjetja standard".
Čeprav jaz raba starejši prevod od 2.003,06, da je tisto, kar mi ASIC
vender priporoča.
- Ron Razpon RaytheonUporabljamo DC.
- David Fong of S3 GraphicsRabim DC 2003-12, vendar mislim, da je najboljši inovativni spremembe
bo od drugih družb.Verjetno Cadence Get2chips of Magma
Ustvari Blast.
- Massimo Scipioni of STMicroelectronicsKar zadeva konkurenco, imam vtis, da Cadence odkup
Get2Chips je imela zelo pozitiven vpliv na uspešnost
Design Compiler.Uporabljamo le Design Compiler.
- Pierre Ragon of LucentMi smo z Magma Blast Ustvari v proizvodnji.Mi posnet iz čip in
je delo z uporabo silicija Magma.No izkušnje z najnovejšimi DC.
- Joe Dao of Aeluros, IncTrenutno primerjavo DC proti Blast RTL.Blast RTL dosega
podobna boljših rezultatov pri tem, da se skozi tok Magma.
- [Anon Engineer]V zadnjih 9 mesecev, smo začeli uporabljati Magma's RTL sintezo in
mi šele zaključna naš 1. in 2. čipi (2500/4000v K Gates, 166/200 MHz
respectively).Tukaj je tisto, kar smo opazili:
- Sintetizirali naš celoten čip v manj kot 5 ur na 32-bitni Linux box
z eno licenco.Prehod na Blast Ustvari bil no-brainer
ker njena dva več korakih po uporabi Blast Fusion.Za tiste,
, ki razumejo tok Magma, vse, kar potrebujemo, so "popraviti rtl" in
"popraviti netlist" v skript Blast Fusion.Ena od skript naredi čipa!
- Zaupamo poročilo ESP odločiti, kdaj smo pripravljeni za P & R.Naš
smernica je notranja vrednost ESP 4% ali manj.Najbolj pomembno je,
ni backannotation SDF runs sinteze, in ne več dolgo
debug sej sledenje časa poti v zasnovi.
- Smo majhna in učinkovitost osveščeni družbi.3 design inženirji
izkaže, da v celoti RTL GDS v 12-15 tednih.Mi vsi izselili
naše skupno znanje uporabe DC v nekaj manj kot mesec.
- Še vedno naletela na težave.Eden od formalne napake prha ki gre gor in dva
tresk.Vse so bile odpravljene v roku enega tedna.Ampak ne show zamaški.
Kaj pa izboljšanje sporočila o napakah?Daj mi bolj PT podobnih omejitev
pisanje zmogljivosti.Ustvari informacije, kot so konstantno nastavitev
formalno verifikacijo.Imam svoj seznam in se uporablja, da vsakič, ko Magma AE
potrebuje malo odmerek realnost.
- Phil Brennan of WIS Technologies, IncDC zdi držati korak z drugimi proizvodi v QoR, vendar obstaja nekaj
različice, ki so nečistnik.Jaz ne bi to pričakujejo od izdelka, ki
je bil pri vodenju za skoraj 10 let.
- Sunil Malkani of BroadcomUporabljamo Synopsys DC.Nikoli se je resno te trgovske verige.
Nikoli nisem imel časa, da primerjati proti drugim, četudi.
- [Anon Engineer]Mi uporabljamo izključno Design Compiler.Mi preskusiti Ambit časa nazaj, vendar
ni ugotovila, da se je več kot dovolj advantadge DC za utemeljitev stikalo.
- [Anon Engineer]Uporabljamo DC.Ne zdi se nam, da je vrsto izboljšav tukaj.Nimam
mnenje o vprašanju zmogljivosti četudi.Ne poudariti, da namen.
Nimam mnenja o drugih orodij, razen Ambit.Področje veljavnosti zdi manj zrele
na številnih področjih, ki pa je hitro in daje primerljive rezultate v
enostavne modele.
- [Anon Engineer]Primerjava DC pre-2003,12 do 2003,12 DC - Ja, je pomembna 2003,12
izboljšanje.Smo se lahko premikajo od ACS, da od zgoraj navzdol pripravijo na
večje particije modela, ki je precej dobiček.
DC vs Področje veljavnosti:
Področje veljavnosti je čas motorja (CTE), je grozno veliko hitreje kot DesignTime,
daje veliko boljše čase poročilo čas teči.
Za Design 1, površina je bila 31% bolje Ambit.WNS (merjeno z
branje tako netlist DC in Ambit netlist se v DC) je bilo 15%
bolje, TNS je bilo 16% boljše.DR Kongo se je nekoliko bolje Ambit.Teči
časa je bilo približno enako, s spominom uporabo 44% bolje v Ambit.
Design 2 imeli težave.Razdeljeni sestavi način Ambit (
ekvivalent ACS) niso pravilno delo na terenu.Področje veljavnosti je imel
bug, ki je preprečil skeniranja vstavljanja deluje pravilno v porazdeljenih
sestavi.Tako smo morali teči pripravi zgoraj navzdol, ki je
runtime več kot 80 ur!Nisem poskušal narediti isto stvar z DC
ker preprosto ni praktična in tako ni smiselna primerjava.
Uradno preverjanje (z uporabo formalnost) of Ambit ustvarjenih netlist
ni on Design 2, zaradi katere smo kasneje odkrili bila žuželka v
Področje veljavnosti Verilog front-end.Tam so bile nekatere druge razlike med DC
Področje veljavnosti in razlage Verilog, ki je povzročila nekaj zabave v protivrednosti
preverjanje - npr pazi za Ambit način ukvarja z bit izbere
izven območja.
Nekateri uporabnosti Ambit komentarji:
- Področje veljavnosti vsebuje kaj pravijo Cadence je znak-off kakovosti časovni okvir motor
(CTE), tako da sem vam ni treba naložiti netlist se v PrimeTime če vaš
prodajalec podpira CTE.
- Področje veljavnosti's do_optimize samodejno časovno proračunov, ko delate
hierarhični sestavi, ki ni potreben za pretok slog ACS.
To je v redu, vendar pa ne pomeni, da imate na Spljoštiti design
hierarhija, če ne želite, da se to zgodi.
- Področje veljavnosti je report_timing-false_paths ukaz.Prijeten.
- Področje veljavnosti uporablja default "asinhrona" clock (imenovano "@"), če ne boste
določajo uro v vašem omejitev.DC išče najverjetneje
ura.To pomeni, da omejitve ni mogoče razlagati drugače, če
ne določite ure v vseh primerih!
- Check_timing lahko močvirje si z lažnimi opozorili, če je ustvarila signal
tako virtualno in realno uro.
- Torej 'ne ekvivalenta "link" zapoved v Ambit!Optimizirajte bo
veselo na delo za čas design, samo za vas, da bi našli velike kose
manjkajo.
- DC lahko izberejo različne arhitekture DesignWare kadar koli med
urejanje.Področje veljavnosti izbirčen arhitekturo v začetni kartiranje in
razen če je to še vedno ročno spremenili.
Splošni sklep je bil Ambit obetaven, z boljšo zmogljivostjo in
QOR.Vendar pa preveč težav za nas, da na trenutek.
- [Anon Engineer]Uporabljamo Ambit.V test naših 12k stopnji načrtovanja je prinesla zmanjšana
primer count.BuildGates Extreme did boljše delo pri zmanjševanju
moč, čeprav nismo dobili poštene primerjave tam, da ne morem prebrati
preveč v to.Smo se odločili predvsem zato, ker bi Ambit Cadence rent
da nam za 2 tedna, dvakrat na leto, ko smo potrebovali.
- Brett Warneke of Dust NetworksMi ne uporabljamo to različico DC še, smo še vedno na 2003,03.Področje veljavnosti
Zdi se, da imajo podobne zmogljivosti, vendar manj značilnosti in, seveda,
ljudje se uporabljajo za Design Compiler.Če je vaša prihodnost sporočila potrdi
DC 2003,12 prednosti, lahko imamo pogled na to.
- [Anon Engineer]Uporabil sem DC in Ambit / PKS zamenjevati za nekaj let.Sem
ugotovljeno Ambit ponavadi, v povprečju, da je nekoliko hitrejši.Odvisno od
vezje sem videl večje razlike v območju / čas delovanja.On
Večkombinacijske lut (10x256) za DDS, bi DC churn ure in pogosto
Ispljunuti signficantly vezja, ki so manj učinkoviti, kot na
prejšnji teče, z natančno isti scenarij.Je postala črno umetnosti
skušajte znova isti model dvakrat.
V zvezi s posebnimi Ambit / DC primerjavo, na 32-bitni podpisan
multiplikator merilo, optimiziran za območja z zelo ohlapne čas
omejitve, DC je dvakrat tako velika kot Ambit.Uporaba DesignWare
komponente, DC je bil 10% večji od Ambit.Na različnih modelov, čeprav,
Videl sem Ambit zaduši, kjer DC zbeži z njim.I niso mogli
izločiti, kar ključne vezja differentiators, ki so vzrok eno od
jih opravljajo veliko bolje kot drugi.
- Allan Gord of Carleton University (Kanada)Nisem klopi označeni DC 2003,12.Uporabili smo 2003,06 za naš zadnji
zasnova.Prav tako sem v veliki meri v primerjavi Get2chips proti DC.Na splošno za
enake tehnologije in RTL:
- Get2chips je bil 0% do 5% boljši na območju.
- Kar zadeva časovni okvir, tako met cilje.
- V smislu runtime, Get2chips bila trdna zmagovalec.
- Tool proizvodnja je bila zelo dobro organiziran iz Get2chips.
- Največji se ukvarjajo z Get2chips ni, da bi lahko shranite design
v binarni (db) formatu.Eno je pisati iz Verilog in omejitve
in se zanašajo na branje v o Get2chips.
Smo končali z Design Compiler, saj do takrat, ko Get2chips
eval je prišel, smo imeli dovolj investmented v samodejen sinteza z
Design Compiler, da nismo želeli vreči proč.
- Deepak Lala podjetja Cisco SystemsTrenutno uporabljate Synplicity ASIC.3-5 leti sem tekel primerjavo
med Synplicity in Synopsys.Synplicity zlahka zmagal za hitrost in
nastop.Plus Synopsys podpora ter lokalna FAE bilo grozno, kakor tudi
kot aroganten.Tudi če Aart se govori samo resnico (Mislim, da bi on je
kuhanje številk ali z uporabo najboljšem primeru scenarijev, da bi svoje številke
poglej bolje), njeno še vedno ne dovolj dober, da se vrnete na Synopsys.
- John Kramp za MotorolaUporabili smo Synplify ASIC v tri vrste čipov, mala in srednje različice
(400/900 K vrat), in večji različici (1,5 Mb
/ vrata).Orodje ne more
ročaj večji različici zaradi omejene zmogljivosti, zato smo se ustavili ocenjevanja
dokler Synplicity nadgraditi svoje orodje za obdelavo velikih capcacity.
Najmanjša različica je bila enostavna in smo ozek trak iz čipa brez
problemov.
Glede srednje testcase glej naslednja vprašanja:
1.Fast motorja, kot je hitro konča sinteza (v roku 2-3 ur)
2.Kakovost proizvedene netlist ni veliko, saj ne Zemljevid dobro
Pri tem formalno preverjanje (v našem primeru LEC).Imeli smo narediti
ogromno kartiranje za izboljšanje hierarhični LEC.
Synplicity je lahko čez nekaj časa, da zagotovijo kartiranje,
in reševanje problemov.
3.Uporabniku prijazen GUI z metodami enostavno teči več možnosti projekta.
4.Hierarhija vzdrževati je podprla, vendar je bilo nekaj napak, ko smo se obrnili na
to možnost.Imeli smo, da se ohrani zaradi logike in simulacije STA
omejitev preverjanja.Tudi, Synplicity se je zelo trudila, da se določi
ta problem.
Na splošno orodje ima zelo močan motor hitro, in podpira različne
sinteza tehnike, zlasti za aritmetične funkcije.Ampak, to je
še vedno ne dovolj zreli, da dobro deluje z drugimi orodji in standardnimi
formatov, in ne more ravnati še velike zmogljivosti.
- Hatem Yazbek of Oplus Technologies (ESNUG 422 # 5)Sem bil zelo impresioniran s uspešnost Synplify ASIC's.Opravlja
zgoraj navzdol sinteza našega modela v eni uri stanovanje.2.003,03 DC, na
Po drugi strani pa traja malo več kot 6 ur za opravljanje zgoraj navzdol
sinteza.Iterating na sinteza je veliko manj boleče uporabo Synplify
ASIC zaradi močno zmanjšane runtime.
- Darren Laško od Fujitsu (ESNUG 422 # 5)Uporabljamo Synopsys Design Compiler za sintezo ASIC.Medtem ko Synplicity
je opravila veliko delo za reševanje posebnih potreb FPGA
skupnosti, smo se odločili, da ostanejo pri orodje, s katerim smo najbolj
poznati pri oblikovanju ASICs.
- Mike D'Jamoos od White Rock Networks (ESNUG 393 # 3)Runtimes DC so še vedno v primerjavi z grozljivo Get2chips & Synplicity ASIC
in, seveda, spomin navada z DC se ne more niti primerjati svoje tekmece.
DC je največja jamajška pomnilnika okoli (pogosto 5x o tem, kaj si drugi).
Glede na področju rezultatov, se zdi, kot Synplicity ASIC _may_ se
najbolje, v povprečju, ki temelji na samo 2 dobrih testnih primerov sem prost.(OK, z
2 testnih primerov, je težko reči, da še ni).Get2chips Zdi se, da Rukovoditi
kadar gre za časovno kritične modelov.Vendar pa bomo videli primere
če DC-Ultra še vedno bije Get2chips.Synplicity ASIC doslej ni udarec
gor na eni časovni kritične modela smo vrgel na to, ampak da bi se
krompir.Ne vem še.
V bistvu je naša nedavne izkušnje pokazale, da sinteza je definitivno
postanejo blago in Synopsys ima veliko dela, da narediti, če hočejo
ostati na vrhu.To suppossedly so ta nov način XG v DC, ki
izboljšuje stvari pri 2.004,06, vendar smo še v skušnja to.
- [Anon Engineer]Mislim, da je boljši od Synopsys Ambit ali Get2chips.
- Abraham Si za Maxim Integrated ProductsDC 2003,12 ima veliko lažnih sporočil opozorila.Nisem videl področje
izboljšanje.O hitrosti-up je lahko malo.Celotno delovno mesto dan ni
zmanjšala za pol dneva dela, čeprav želim, da bi.Synplicity ASIC je
postaja boljši in močnejši.
- Ali lahko za Ma Spreadtrum Communications (Kitajska)Syn_vV DC-2003,12-SP1 je ogromno napako, da moramo iti nazaj v
syn_U-2003,03.Vendar pa smo primerjali syn_vV DC-2003,12-SP1 in
Cadence Get2chips.DC tekel 8-krat hitreje in je nekoliko manjši
netlist.Smo ocenili Synplicity ASIC, ker jih uporabljamo za Synplicity
FPGA.Synplicity ASIC je preveč primitivna za projektiranje ASIC.
- Edmond Tam of Global Poiščite, Inc
S
shelkerahul
Guest
Hi Pinkesh,DC le,
BLAST RTL ni tako impresivna
BLAST RTL ni tako impresivna
O
Oxford
Guest
Slišala sem, da je bolje Magma,
oseba, ki mi je povedal, je to zelo dobra
v sintezi.
oseba, ki mi je povedal, je to zelo dobra
v sintezi.
A
au_sun
Guest
ko pride do QOR DC je TOP,
prost, ko pride čas za netlist z RTL, magma ne prvo kot DC uporabo svojih supercell koncept,
je dejal Magma dodaja veliko pufra v netlist, to dejansko poveča območje
prost, ko pride čas za netlist z RTL, magma ne prvo kot DC uporabo svojih supercell koncept,
je dejal Magma dodaja veliko pufra v netlist, to dejansko poveča območje
A
amarnath
Guest
Če nekdo uporablja dc namesto magma's sinteze orodje potem se ne bo izgubila prednosti določanja časa prve, ker dc ne zaposluje dobiček na sintezo, tako da ideja o določitvi časa prvi na pretok ne bo benifitting podjetje, ki uporablja dc za sintezo in fuzijo curka za p in r.correct me, če je zdaj narobe.
s spoštovanjem
amarnath
s spoštovanjem
amarnath
F
FLEXcertifydll
Guest
Za 0.18um, DC je kralj trga, vendar pod 0.13us, zlasti 90nm
DC ni pop.Magma je dobro orodje.
DC ni pop.Magma je dobro orodje.
M
Memphis
Guest
Has kdorkoli komentar Cadence RTL sestavljač?To je dejal sintezo uspešnost RC je superious kot DC?
N
naselitve
Guest
Mislim, da magma je bolj dober v VDSM.zdaj pa se magma uporablja v zadnji fazi, seveda, DC, je tudi dober.
S
spauls
Guest
Magma Synthesis je zelo dobra za mala in srednje ravni modele, DC je dobra za velike modele.
C
cdic
Guest
spauls wrote:
Magma Synthesis je zelo dobra za mala in srednje ravni modele, DC je dobra za velike modele.
Magma Synthesis je zelo dobra za mala in srednje ravni modele, DC je dobra za velike modele.
N
naselitve
Guest
m (at) GMA je močnejši.če ste novejše, morate naučiti m (at) GMA!Dodano po 5 minutah:hi whizkid:
Mi lahko poveste vulkan knjižnice, ki jih uporabljajo m (at) GMA je, kako pridobiti!!hvala za vašo pomoč!
Jaz sem učenja m (at) GMA.Upam, da bom dobiti tvojo pomoč!hvala še enkrat!
Mi lahko poveste vulkan knjižnice, ki jih uporabljajo m (at) GMA je, kako pridobiti!!hvala za vašo pomoč!
Jaz sem učenja m (at) GMA.Upam, da bom dobiti tvojo pomoč!hvala še enkrat!
F
funzero
Guest
Magma Blast RTL sintezo uporabo najnovejše "temelji Gain sinteza" techneque.
in je bila tesno par z Magma Blast's izdelek.
in je bila tesno par z Magma Blast's izdelek.