CMOS o divjih krilo trenutno ogledalo napake

[andy2000a]

Živjo
I design divje swing trenutno ogledalo ..
(CMOS Circui design & postavitev in simulacijo stran 456 fig-20,27)
vendar to trenutno imajo velike napake, iz papaer, vem neusklajenost
CMOS v sedanjih ogledalu, naj ne vključujejo Vt, Lamda učinek ...
vendar usuall 1% napake, vendar moj pravi čip je velik kot 3% ..
Ne, zakaj?postavitvi problem?

nekateri ref peper
na priložite datoteko
Oprostite, toda morate prijavo na ogled te priloge

 

[andy2000a]

drug papir
Oprostite, toda morate prijavo na ogled te priloge

 

[andy2000a]

drug
Oprostite, toda morate prijavo na ogled te priloge

 

[Humungus]

Postavitev je najbolj verjeten vzrok.

Prav tako bi upoštevanju velikosti Tranzistor.Ne pozabite, da so vsi "delte" deljeno z sqrt (WL) Torej, se zmanjša standardni odklon vsakega sestavnega dela (Id in Vt), morate povečati tranzistorji velikosti.Druga točka, v kateri vse tradicionalne KNJIGE zmotite približno izraz (VG-Vt), ki loči delta Vt. Pravzaprav bi si jo pomnožimo delta Vt gm / Id.Kaj pravijo, da so VG-Vt povečuje (gm / Id zmanjša), ogledalo ujemanje je izboljšala.

To je popolnoma FALSE.Kot ste običajno Id kot modela omejitev, povečanje gm / Id razširja tranzistor velikosti, tako da je ujemanje je dejansko boljše.

Upam, da ste dobili točko.

Še naprej bomo v stiku.

 

[andy2000a]

Živjo

kakor vem, nekaj knjig je dejal

Io / Ii = (1 Lamda Vds2 *) / (1 Lamda * Vds1)
= 1 ....- 2 * deltaVt / (Vgs-Vt)
(I upload model.rar papirju je to rekel Equation ..)

vaš je dejal, je treba spremeniti, da
-2 * DeltaVt * (Vgs-Vt)?ali vi moči izročiti mi papir ..
hvala

 

[Humungus]

deltaVt = sigmaVt / sqrt (WL)

sigmaVt je konstantna (v danem temeprature), ki ga je fantastičen in je odvisno od postopka (jedkanica, vrsto naprave itd)

Po drugi strani pa izraz 2.deltaVt / bi bilo (Vgs-Vt) dejansko (lahko enačbe na vaši strani)
gm.deltaVt / Id = gm.sigmaVt / (Id.sqrt (WL))

Razmislite, da gm = storil / dVgs, tako da je / DVT =- gm.Takrat
si / Id =- gmdVt / Id

Do vas še naprej.

Za določen L (določa max, ki delujejo freq) in stalna Id (načrtujete za določen sedanji), gm / ((Id.sqrt (WL)) povečuje, Vgs-Vt povečuje. Vse knjige zmotite tukaj. Pojdi na spice , izberite model, ki opisuje vedenje tranzistor na stalno način (EKV na primer) in ploskvi gm / ((Id.sqrt (WL)) za določen L in ID (morate spremeniti W).

Ne verjamem knjig, brez razmišljanja, ki jih sami.Vsi so se razvile tradicionalne knjige v osnovo za enačbe
Id = 0.5.ľ.Cox. (W / L) (Vgs-Vt) ^ 2

Ta enačba velja le v močni invertion.Oglejte si knjigo Tsividis na MOS modeliranje bi videli, kaj sem govoril.

Prav tako morate vedeti, da pogoji glede na "sigmas" pomeni naključno neusklajenosti.Po drugi strani pa temrs vključno z "lamdas" pomeni sistematično neusklajenosti.Ali imate dostop do knjige Sansen na analogni design?To je samo, da vidim, kaj je naključno in kaj sistematično.Ta knjiga prav tako napako deltaVt / (VG-Vt).Pogoji odvisno lamdas je mogoče zmanjšati z uporabo cascodes tako, da se Vds obeh tranzistorjev v trenutni ogledalo enaka.Potem, trenutno ne zaradi napak, ki niso enakovredne pogoje pristranskosti.

Razvoj enačbe lahko dolgočasen, vendar, verjemite mi, boste vtis vaš svetovalec.

Povej mi, če potrebujete nadaljnjo pomoč.

 

[andy2000a]

Humungus wrote:

deltaVt = sigmaVt / sqrt (WL)sigmaVt je konstantna (v danem temeprature), ki ga je fantastičen in je odvisno od postopka (jedkanica, vrsto naprave itd)Po drugi strani pa izraz 2.deltaVt / bi bilo (Vgs-Vt) dejansko (lahko enačbe na vaši strani)

gm.deltaVt / Id = gm.sigmaVt / (Id.sqrt (WL))Razmislite, da gm = storil / dVgs, tako da je / DVT =- gm.
Takrat

si / Id =- gmdVt / IdDo vas še naprej.Za določen L (določa max, ki delujejo freq) in stalna Id (načrtujete za določen sedanji), gm / ((Id.sqrt (WL)) povečuje, Vgs-Vt povečuje. Vse knjige zmotite tukaj. Pojdi na spice , izberite model, ki opisuje vedenje tranzistor na stalno način (EKV na primer) in ploskvi gm / ((Id.sqrt (WL)) za določen L in ID (morate spremeniti W).Ne verjamem knjig, brez razmišljanja, ki jih sami.
Vsi so se razvile tradicionalne knjige v osnovo za enačbe

Id = 0.5.ľ.Cox. (W / L) (Vgs-Vt) ^ 2Ta enačba velja le v močni invertion.
Oglejte si knjigo Tsividis na MOS modeliranje bi videli, kaj sem govoril.Prav tako morate vedeti, da pogoji glede na "sigmas" pomeni naključno neusklajenosti.
Po drugi strani pa temrs vključno z "lamdas" pomeni sistematično neusklajenosti.
Ali imate dostop do knjige Sansen na analogni design?
To je samo, da vidim, kaj je naključno in kaj sistematično.
Ta knjiga prav tako napako deltaVt / (VG-Vt).
Pogoji odvisno lamdas je mogoče zmanjšati z uporabo cascodes tako, da se Vds obeh tranzistorjev v trenutni ogledalo enaka.
Potem, trenutno ne zaradi napak, ki niso enakovredne pogoje pristranskosti.Razvoj enačbe lahko dolgočasen, vendar, verjemite mi, boste vtis vaš svetovalec.Povej mi, če potrebujete nadaljnjo pomoč.

 

[electronrancher]

bi se lahko več stvari - jaz bi bilo iskanje za eno od teh.
-najmanjša velikost naprave, ki se uporabljajo za natančno ujemanje

ujemanje ogledala postavitev daleč drug od drugega

-z zelo nizko tokove, tako da je naprava, ki spadajo v triodno

neusklajeno-output impedanca (referenčna ogledala mešanice, v 100kohm, vendar test ogledalo gre za pin, ki jo izmerili na 10kohm - Iskopavati naprave, spet v zvezi s prvih nekaj predlogov

-različne poti signala (prva ogledala izroči izklop preko 2 nmos / upravljanje projektov parov, drugi predal off do 4)

koli, ki se lahko osumljenec?če je to neskladje na majhno die projekta, mislim, da imajo ti večji učinek kot difuzijskih vzponi ali prikrivanju napak na tako majhnem umre.(no, razen če je ena vrata horizontalno in druga vrata navpično), drugi razred bi bile posledice temp vzponi, če uporabljate moč naprave in tretje ravni posledice bi prinesla proces spremembe veljati.za večino del, i see procesu razlike povzročajo trend po vsej površini ploščic na 3%, ne v en umre na 3%.