CMOS Design

K

korenje

Guest
živjo

lahko kdorkoli u pomoč mi v kar kaže, kako na oblikovanje in izvajanje nizkih moči SUT.če je možno zagotoviti mi dobre povezave.

 
Da,
Prosimo najti knjige, ki vam bo dal nekaj zmanjšanje uhajanja tehnik.Ta dokument navaja nekatere standardne tehnike, uporabljene s strani oblikovalca SUT za zmanjšanje uhajanja trenutne tem ciljem nizke moči SUT design.
Oprosti, ampak, kar potrebujete za prijavo v to prilogo, da si ogledate

 
Če hitrost ni preveč pomembna, uporabi višji prag, tranzistorji in puščanja sledi nasičenost sedanjega, zato nižje saturation sedanje stanje prikazuje spodnji off uhajanja.Prav tako izogne ozkim W tranzistorjev kot rob učinki izolacijo nastanek so dober vir nepredvidljiva uhajanja.Spet večja L naprave imajo nižjo off stanju uhajanja.

 
za nizko porabo energije v SUT moramo zmanjšati statična, preklapljanje in uhajanja porabe energije v njej ..
Oprosti, ampak, kar potrebujete za prijavo v to prilogo, da si ogledate

 

Welcome to EDABoard.com

Sponsor

Back
Top