Altera ciklon FPGA ure lahko izda v QuartusII software

[mohd_ind00]

Hi All,

Rabim Altera ciklon napravo EP1C6Q240C7.Jaz sem lahko program in izvajanje načrtovanja in deluje.

Imam DPRAM izvajajo v napravi in uporabo CLK0 in CLK1 igle iz FPGA kot dve ločeni ura za DPRAM.Ampak jaz analiziral ura ni omogočeno pridobivanje, bcoz 'Compilation opozorila, ki kažejo, da je nedoločena ura.

Ne vem, kako omogočiti ure v programsko opremo QuartusII?

Če anybudy pl ve odgovora.

Hvala

S spoštovanjem

 

[Renjith]

Hi Mohd,
sem ne uporabljajo QuartusII S / W, vendar menim, to je splošno vprašanje.poskusiti opredeliti ur ura signal v urejevalniku omejuje.

 

[cube007]

Zdravo,

CLK0 CLK3 so vložki za ure signalov ali normalno vložkov.Običajno se ne smel biti omogočen.qu (at) rtus preverja to avtomatično, da je, zakaj je tiskanje, da je nedoločena ura.

Ali ste simulira vaše oblika z ModelSim?To je najboljši način, da preverite svoje zasnove.Prav tako lahko na poti vnosa CLK0 in CLK1 različne pins rezultatov, da ukrep, če ura prihaja skozi.Adijo,
cube007