Ali je mogoče oblikovati LDO z max napetost 50mV osipa?

[sjamil02]

Hi All, je mogoče oblikovati LDO z napetostjo osipa v 50mV? Povprečna obremenitev tok okrog 10 mA in je lahko vrhovi visok kot 50mA. Regulirano napetost posredovati digitalnega vezja in VCO. Bojim se, da brez ureditve, bodo spremembe hrup in tok poslabša delovanje digitalnega vezja in VCO hitrost. Če uporabim pasivni filter, bo površina prevelika. Zunanji napajalnik 1V + -10% in ciljno Vreg je 0.95V, 0.9V. Vsako primeren regulator topologija? Hvala vnaprej SJ

 

[keith1200rs]

Ne vidim, zakaj ne bi oblikovanje enega z 50mV neuspeh. Sem 1 pred nekaj leti, 35mV neuspeh. Če pogledamo na zapiskih je bila omejena le z velikostjo upravljanje projektov I, ki se uporabljajo - Večje upravljanje projektov = manjši osip. Keith.

 

[sjamil02]

Cheers Keith.

 

[keith1200rs]

Dve stvari, da pazi so stabilnost, in poskrbite, da boste dovolj delovno območje na povratne ojačevalnik. Moje začetne ideje kroga izpadel še prezgodaj, in mislim, da sem končno vezje uporabil zložiti cascode ojačevalnik povratnih informacij. Keith.

 

[erikl]

... omejena le z velikostjo upravljanje projektov

Z W / L = 11000 LDPMOS (je moral stati 28V) imamo wc osipa napetost 140mV @ 10 mA in 4,5.

 

[keith1200rs]

Vau, to je veliko. Moj načrt je bil na 0.8um in je zasnovan za stalno 1mA, ki ga upravljajo na

 

[erikl]

To je bila cena za 35V LD upravljanje projektov. In še vedno z Lmin = 2.6μm v 180nm procesu!