8bit polni meri pomnilnika design

[Kevin Park]

Pred oblikovanjem 512K spomin design, imam problem pri oblikovanju 8bit spomin.
Delam postavitev z Cadence Virtuoz.Sem storil postavitev 1bit prvo celico.In je 2bit celice z 2 primerek 1bit celic, 4bitcell z 2 2bitcell in 8bitcell z 2 4bitcell.
Končno, s tem LVS calibre (hierarhija), sem imel problem.Prav je, da je nekaj tranzistor v 1bitcell disapeared in se preselil v 8bitcell (pogled od zgoraj).
Ali obstajajo kakršne koli razloga tranzistor na dnu ravni, da se premaknete na najvišji ravni hierarhije?

In v hierarhiji design je ok, da sekajo med dvema primer?

 

[YESH_23]

caliber ni tako učinkovita, medtem ko prikazujejo napake.

je učinkovit v lovljenje napak

na primer, če u kratkem vdd signal, da se bo pokazalo kot napaka mreže povezan z vdd so napačni

to ne bo prikazan neto, vendar kratkega vdd ltself kot napaka

mislim u dobil to

tako navzkrižno preverjanje ur postavitev temeljitoDodano po 3 minutahb pripravi postavitve takih celic spomin in vse boljši uporabi virtuso xl

BCZ svoj pogon shematično postavitev urednika, ki poenostavlja delo

ne da virtuso ne sme uporabljati

odvisna od .....