8 Bit Shift register v enotnem Slice

[balajir]

Živjo.,

I nujno zahtevajo verilog kodo za 8 bitni Shift register v enem Slice.,

Lahko design normalno premik registre, v 5 rezine, ampak želim, da v 1 ali 2 CLBs,

Prosim, če mi lahko nekdo dal kodo ali mi lahko poveste, kako optimizirati atleast to, da bo velik

Hvala

 

[nand_gates]

Glej spodnjo povezavo ...
http://www.informatik.uni-kiel.de/inf/Schimmler/lesezeichen/XilinxAppNotes/xapp465.pdf

 

[balajir]

Hmmm ...u mestu pa je pokazala, THT., stvar je., i lahko vzemite 1 bit iz lut naenkrat., fine da thts 1 rezina strinjam., vendar

rabim, da 8 bitov iz nje @ časa.,

mislim da 8 bitov @ časa.,

imam izvajajo SRL16, ki lahko to delo v 8 LUTS, tj v 4 rezine,

vendar sem začuden., če je kdaj mogoče storiti v 1 rezina., mislim da ne samo 1 bit., iz lut pa 8 bitov @ časa.

 

[xstal]

Hej,
načrtovanje 8 bitni register morate imeti 8 fizičnih izhodov v enem CLB.Kar žal mi dont imajznaka se lahko pisno ustvarjati tak model, ki nima fizičnega obstoja.