555 Timer dizajn postopek??

[VishwanathAmbli]

Pozdravljeni vsi, želim design 555 timer, tj tlc555 notranjega kroga. Imam notranje vezje od lista in zdaj, da bi našli w / l razmerja za vsako MOSFET. Rabim pomoč o tem, kako iti o tem, kaj kot parameter za consider.I sem, ki izhajajo lista s to mesto, tako da lahko imajo pogled na vezalnim (CMOS). In vse odgovore, zakaj se uporablja za upravljanje projektov tokokroga delilnikom in zakaj ne NMOS? -Kaj se zgodi, če sem zgraditi to vezje delilnika napetosti z uporabo NMOS? -Vdd razlikuje od 2V do 15V, kako to vezje poskrbel za minimalno 2v oskrbe? Opomba: Jaz sem namerava izvesti to vezje na 0,35 tehnologije u TSMC.

 

[sherazi]

http://www.dostmuhammad.com/blog/the-555-timer-ic/ preverite to delovno mesto, in to vam bo pomagal veliko

 

[VishwanathAmbli]

http://www.dostmuhammad.com/blog/the-555-timer-ic/ preverite to delovno mesto, in to vam bo pomagal alot

Sherazi, sem poznati delovanje in delovanje v Nepostojani / monostabilni način. Lahko načrtujete za zunanje komponente. Kaj sem zahteval je bil notranji tranzistor ravni design.