>

[sadashiv_sm]

halo ...

Imam downloaded counter code v CPLD XCR3064XL PC44 ....

koda je preprost 4 bit binary gor števec.
ampak jaz sem že nekaj napaka v njem ... včasih je dosent count pravilno navaja ... nekaj časa je ne šteje nisem dobili, kar je problem .....

Spodaj je moja koda .... ni nobenih problem v tem ....

moj CLK vir je 1hz do 250 Hz ....

kaj bi lahko problem ....

Čakam na odgovor ....Modul števec (CLK,
reset,
ven
);

/ / Vhodni izhodni izjavo
/ / Vnos lahko;
vložek CLK;
vložek reset;
output [3:0] se izvajajo;

/ / Žice in reg izjavo

žice omogočajo;
žice CLK;
žice reset;
žice [3:0] se izvajajo;
reg [3:0] tmp;/ / Functional koda se začne tukaj

Vedno @ (posedge CLK)

začeti
if (reset == 1'b1)
začeti
tmp = 4'b0000;
konec

drugega
začeti
tmp = tmp 1'b1;
konec

konec

dodeli določene = tmp;
endmoduleGlede ...

Sadashiv
www.custom-logics.com

 

[semiconductorman]

Problem ni wth svojo kodo ...je z urni frekvenci, ki jo uporabljate ...Preden se odločite za vožnjo post - sinteza simulacija vedno gledati sinteze dnevnik. To je nekaj informacij, ki jih lahko uporabi, tako da gredo naprej in preverite, kaj frekvenco lahko zaženete vaš CPLD.Problem (najverjetneje), je, da ste z urni frekvenci več kot tisto, kar bi bili določeni log datoteko. Če je to preveč ne reši vaše težave, ali se ne morete razbrati problem upload sintezo dnevnik. Mi lahko razpravljali

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Smile" border="0" />

 

[lucbra]

Nič ni narobe s kodo.To je std stil kodiranja za 4bit števec.Problem je lahko vaš ura signal: 1Hz do 250 Hz.Kaj je naraščanje čas urnega signala in kako je to povezano z vhodnega medpomnilnika za PLD?

Druga stvar je treba upoštevati: glitches se lahko odkrije, ali v preostalem delu logike.Na vprašanje, ali je škodljivo odvisno, kako je z indirektno se uporablja izhod.

Glede

 

[sadashiv_sm]

halo ....
jaz sem uploading log datoteko sinteze za isto coounter ....Glede ...

Sadashiv
www.custom-logics.com
Oprostite, vendar morate prijavo na ogled te priloge

 

[sadashiv_sm]

Tu je serviser datoteko s poročilom ....
Oprostite, vendar morate prijavo na ogled te priloge

 

[Black Jack]

Ključni problem je čas vzpona.Če čas vzpona počasi lahko pridobite metfstability.
Uporaba Schmitt triger za signal CLK ali, bolje bolj natančno uro.

 

[semiconductorman]

Vaš sintezno poročilo pravi,
Prezri Sinteza ograda File: NE
Tudi jaz predpostavljajo ur z uporabo omejitev datoteko prenesti sintezo omejitve.Na kako pogosto ste določili uro, sprašuje ker u dejal u hotel, da zaprete obrazec 1-25mhz.zbirno poročilo doesnot zdi, da imajo nič iz knjige in zdi normalno

 

[sadashiv_sm]

halo ...
Da imam uporabiti UCF datoteko ....
imam samo dodeljena pin številke v UFC datotek ....

Nimam pojma abt CLK nastavitve .....

<img src="http://www.edaboard.com/images/smiles/icon_sad.gif" alt="Sad" border="0" />naj imam določiti CLK freq v UFC .... jaz pristanišče kaj spremeniti ..... razen odstop PIN ......

Potrebujem pomoč ....

Hvala vnaprej ....Sadashiv

www.custom-logics.comDodajo 7 minut:Hi ...

to je moj UFC datoteke ... jaz pristanišče spremenil CLK pin .... kot na WEBPACK CLK pin je moja povezana z eno od gclk pin ......

NET "out <0>" LOC = "p24";
NET "out <1>» LOC = "P25";
NET "out <2>" LOC = "P26";
NET "out <3>» LOC = "p27";
NET "reset" LOC = "P34";Glede

Sadashiv
www.custom-logics.com

 

[wolfheart_2001]

isti problem se mi je zgodilo 2 pred nekaj meseci, v mojem primeru štetje sinhronizirani wasn't in na koncu moje CPLD zažgejo (to je bil xc9536xl).
which means you cant use such low input clock frequency.

vedno vedeli, da CPLD so namenjeni za visoke hitrosti, sinhrono logika,
ki jo pomeni, ne moremo uporabiti kot nizkih vložkih urni frekvenci.

imate dve možnosti:
1 - [je bolje] ne opredeljujeta v nasprotju z računajo na dvižnem robu ne opredeli za prirastek na spremembo ure logiki '1 'to pomenilo vaš števec bo kombinacijska ni sinhrono.tako da bo vaša ura uporabljajo od katere koli splošne namene pin namesto namenske uro nožice.

2-uporaba visoko frekvenco in večji register nato pa bo vaš števec glasi najpomembnejši 4 bit'snajprimernejši spoštljivi