Pravila | Recent posts | RSS temo | Iskanje | Registracija | Prijava

Ura generacije z JK flip Ćuška



Post new topic Reply to topic EDAboard.com Forum Index -> Analog Circuit Design -> Ura generacije z JK flip Ćuška
Različica v arabščini Bolgarska različica Katalonščina različica Češka različica Različica v danščini Nemška različica Grška različica English version Španska različica Različica v finščini Francoska različica Hindi version Croatian version Indonezijščina različica Italijanska različica Različica v hebrejščini Japonska različica Korejska različica Litovska različica Različica v latvijščini Različica v nizozemščini Norveška različica Različica v poljščini Različica v portugalščini Romunska različica Russian version Slovaška različica Slovenska različica Serbian version Različica v švedščini Tagalog version Ukrainian version Vietnamščina različica Kitajska različica
Avtor Sporočilo
robismyname



Pridružen /-a: 17. januar 2008
Posts: 105
Pomagali: 2
Lokacija: Central Florida


Post 28. maj 2009 18:47 Ura generacije z JK flip Ćuška

Jaz sem uporabo 26 MHz TCXO skupaj z JK flip Skljokati ustvari 13MHz ura, ki je potreben za druge IC. Moje vprašanje je, na kakšen pin na JK Flip Skljokati lahko priključite 26 MHz TCXO? Ura, J in K?


Oprosti, ampak, kar potrebujete za prijavo v to prilogo, da si ogledate

Nazaj na vrh
trekkytekky



Pridružen /-a: 04. april 2009
Posts: 58
Pomagali: 5
Lokacija: Perth


Post 29. maj 2009 14:09 Ura generacije z JK flip Ćuška

Če je vaš using to IC (SN74/54LS107) nato priključite vaš oscilator na uro pin in kravate J, K in jasna (CLR) visoka. proizvodnja bo zatičnimi o spadajo roba (deli z 2)
Nazaj na vrh
robismyname



Pridružen /-a: 17. januar 2008
Posts: 105
Pomagali: 2
Lokacija: Central Florida


Post 31. maj 2009 18:18 Re: Ura generacije z JK flip Ćuška

trekkytekky wrote:
Če je vaš using to IC (SN74/54LS107) nato priključite vaš oscilator na uro pin in kravate J, K in jasna (CLR) visoka. proizvodnja bo zatičnimi o spadajo roba (deli z 2)


bodo navezne J, K in jasna (CLR) za VCC biti dovolj dobro?
Nazaj na vrh
trekkytekky



Pridružen /-a: 04. april 2009
Posts: 58
Pomagali: 5
Lokacija: Perth


Post 31. maj 2009 18:50 Ura generacije z JK flip Ćuška

Connecting VCC da bi bilo fino, bo pritisnila na visoki vložki. Samo da se zavedate, da 107 je najmanjši urni nizkih trajanje 47nS in max frekvenca 30MHz od obrazcu boste napoteni. Torej vaša tcxo lahko na hitro, da glede na dolžnost cikla njene proizvodnje. Edini način, da ugotovite, gotovo je, da poskusim in vidim. Če je to dela proizvodnje na Flip Skljokati bo 50% delovnega cikla, ne glede na vhodno obratovalni ciklus.
Nazaj na vrh
Post new topic Reply to topic EDAboard.com Forum Index -> Analog Circuit Design -> Ura generacije z JK flip Ćuška
Stran 1 od 1 Vsi časi so GMT 2 uri


Zloraba | | Administrator | | Moderatorji | | Podprite nas | | kazalo
Topic RSS