| Avtor | Message |
|---|
Pratibha md
Joined: 01 Mar 2007
Posts: 221
S pomočjo: 148
|  17. marec 2009 12:50 Sync ali asinhron design? | | |
|
| Je sinhronih ali asinhronih design raje?
Plz navesti razloge. Asinhron design običajno infered s Latch pri projektiranju FPGA, medtem ko sinhronizacije design flop.
Torej, kar je boljšo idejo o oblikovanju? |
|
| Nazaj na vrh | |
 |
khamitkar.ravikant
Joined: 15. julij 2008
Posts: 228
S pomočjo: 114
Lokacija: Indija
| 17. marec 2009 13:37 Sync ali asinhron design? | | |
|
| vedno je bolje imeti sinhronizacijo. oblikovanja kot flip flop proizvodnje v danem trenutku so predvidljivi in dogodki occure na uro dogodkih, zato je vedno bolje uporabljati sinhronizacijo. zasnova.
če u iti po asinhron. design nato izvedbo FPGA zaslužiti hamperd in u ne bodo dosegli najboljše rezultate.
če u želeli preveriti še isti Xilinx daje enako opozorilo, ko u uporabi jezika predloge.
u se lahko obrnejo na Xilinx ISE's Edit -> language template -> VHDL -> sinteza gradnjo -> kodiranje primer -> in potem lahko u preveri kateri od primerov, ki se sinhronizacijo. ali asinhron.
Xilinx bo opozorila o asinhron. modelov.
preverite, ali. |
|
| Nazaj na vrh | |
|
Pratibha md
Joined: 01 Mar 2007
Posts: 221
S pomočjo: 148
| 18. marec 2009 5:25 Re: Sync ali asinhron design? | | |
|
| Najprej bi se rad zahvalil vam za odgovor.
Poskušal sem asinhron D flip flop v ISE. Vendar nisem dobil nobenih opozoril. Rabim ISE 9,1
Ali lahko plz predlagamo, kako se lahko naučim Časovni analize koncu Front design? Mislim z orodji version ocene? |
|
| Nazaj na vrh | |
|
Google
AdSense
| 18. marec 2009 5:25 Oglasi | | |
|
|
|
|
| Nazaj na vrh | |
|
radix
Joined: 23. julij 2002
Posts: 157
S pomočjo: 5
| 18. marec 2009 20:11 Re: Sync ali asinhron design? | | |
|
| Pratibha md,
Kaj je asinhron flip-flop v VHDL / verilog?
Flip-flop je tisto, kar dejansko naredi design sinhrono, saj je ustvarila element. Druga digitalna vezja, kot so, in, ali, xor, in muxes so asinhron naprave, vendar flops in pulti sprememb na robovih uro ujetje in stanje drugih naprav asinhron.
Morda boste želeli, da poberem knjigo o digitalnih design dobiti familar z nekaj konceptov. Resnično asinhron design naj bi bila celo nižja drug vir za sinhronizacijo modela, saj vam ni treba prikazovati proste ure.
Večina modelov v FPGA / ASICs so sinhronizacija modelov. Ali pa vsaj poskušajo biti! 
Radix |
|
| Nazaj na vrh | |
|
