electronics forum

Pravila | Recent posts | RSS temo | Iskanje | Registracija | Prijava

Design 16 bit CPU za obdelavo slik vloge


Post new topic Reply to topic EDAboard.com Forum Index -> PLD, SPLD, GAL, CPLD, FPGA Design -> Design 16 bitni CPU za obdelavo slik vloge
Avtor Message
N! C @



Joined: 10. avgust 2008
Posts: 3


Post 24. avgust 2008 13:00

Design 16 bit CPU za obdelavo slik vloge


kako napisati VHDL kodo za izvajanje matriko za obdelavo slik.

pls pomoč ..

zahvala u. ..
Nazaj na vrh
Google
AdSense
Google Adsense




Post 24. avgust 2008 13:00

Oglasi




Nazaj na vrh
avimit



Joined: 16 november 2005
Posts: 417
S pomočjo: 69
Lokacija: Fleet, UK


Post 24. avgust 2008 23:37

Re: Design 16 bit CPU za obdelavo slik vloge


Prva stvar je, da delcare array tipom, ki lahko imajo matriko.
Potem lahko napišete funkcijo, ki se v 2 kot matrike kot surovine, in nato multipies elemente, kot niz v matriks razmnoževanje in vrne niz, ki izhajajo iz rezultatov.
Ampak moram opozoriti, da je "funkcija" je vedno večkombinacijskih izvajanja. Z uporabo funkcije za mat razmnoževanje, lahko na koncu massvely vzporedno strojne opreme, ki bo precej zajetno.
Drugi način je, da razmišljati o zaporednih način razmnoževanja elementov, in shranjevanje rezultatov v spomin ali registre enega po enega. Thats kaj sem storil, ko sem izvajala Predlog Ocena algoritem za MPEG-4.
Upanje to pomoč,
Kr,
Avi
Nazaj na vrh
Arabska različica Bolgarska različica Catalan version Češka različica Danska različica Nemška različica Grška različica Angleška različica Španska različica Finska različica Francoska različica Hindi version Hrvaška verzija Indonesian version Italijanska različica Hebrew version Japanese version Korean version Litovska različica Latvijska različica Nizozemska različica Norwegian version Polish version Portugalska različica Romunska različica Russian version Slovak version Slovenska različica Serbian version Švedska različica Tagalog version Ukrajinski version Vietnamese version Kitajske version
Post new topic Reply to topic EDAboard.com Forum Index -> PLD, SPLD, GAL, CPLD, FPGA Design -> Design 16 bitni CPU za obdelavo slik vloge
Stran 1 od 1

subj

text

All times are GMT 1 Hour
Podobne teme:
Pomoč! 8-bitni CPU za Linux (9)
Looking for 4/8-bit nizko močjo MCU za uporabo baterije (31)
10-bitni cevovod ADC na 6.75Mhz za slikanje uporabo? (6)
Pisanje kode za različne stopnje bit v eni od vloge (2)
16-bitni CPU (14)
Minimal 8 bit CPU (1)
MS VisionSDK za obdelavo slike? (2)
CPLD za obdelavo slike (1)
mikrokrmilniška za obdelavo slike (3)
sintetizirali 16-bitni RISC CPU (2)


Zloraba | | Administrator | | Moderatorji | | Podprite nas | | kazalo
topic RSS