electronics forum

Pravila | Recent posts | RSS temo | Iskanje | Registracija | Prijava

Clock Data Recovery


Post new topic Reply to topic EDAboard.com Forum Index -> PLD, SPLD, GAL, CPLD, FPGA Design -> ura Data Recovery
Avtor Message
lucbra



Joined: 30 oktober 2003
Posts: 161
S pomočjo: 6
Location: Belgija


Post 29. maj 2006 21:10

xapp250


Živjo,

Ali je nekdo VHDL kodo za digitalne CDR? Ciljam Altera ali Lattice zaradi notranjih PLL (Xilinx je samo DLL).
Vsaka pomoč je dobrodošla
Nazaj na vrh
Google
AdSense
Google Adsense




Post 29. maj 2006 21:10

Oglasi




Nazaj na vrh
Blowfishie



Joined: 17. maj 2006
Posts: 16
S pomočjo: 3


Post 30. maj 2006 6:18

Re: Clock Data Recovery


Zanimivo je, Xilinx pravkar posodobili obnovo podatkov app note.

XAPP224 - Data Recovery
http://www.xilinx.com/bvdocs/appnotes/xapp224.pdf

Vem, da niste po Xilinx, vendar vključene načela bi morala biti podobna.
Nazaj na vrh
lucbra



Joined: 30 oktober 2003
Posts: 161
S pomočjo: 6
Location: Belgija


Post 31. maj 2006 9:04

Re: Clock Data Recovery


Hvala,

Videl sem appication vozel. To je samo novice regres, ni podatkov ekstrakcijo. Običajno je to najtežji del.

Torej, vprašanje je še vedno odprt ..

S spoštovanjem
Nazaj na vrh
EDALIST



Joined: 27 november 2004
Posts: 133
S pomočjo: 13


Post 01 Jun 2006 7:46

Re: Clock Data Recovery


Prav tako si lahko pogledate www.xilinx.com/bvdocs/appnotes/xapp250.pdf
Nazaj na vrh
Arabska različica Bolgarska različica Catalan version Češka različica Danska različica Nemška različica Grška različica Angleška različica Španska različica Finska različica Francoska različica Hindi version Hrvaška verzija Indonesian version Italijanska različica Hebrew version Japanese version Korean version Litovska različica Latvijska različica Nizozemska različica Norwegian version Polish version Portugalska različica Romunska različica Russian version Slovak version Slovenska različica Serbian version Švedska različica Tagalog version Ukrajinski version Vietnamese version Kitajske version
Post new topic Reply to topic EDAboard.com Forum Index -> PLD, SPLD, GAL, CPLD, FPGA Design -> ura Data Recovery
Stran 1 od 1

subj

text

All times are GMT 1 Hour
Podobne teme:
ura novice regres ....? (5)
clock novice regres (1)
clock obnovo podatkov (CDR)? (6)
Clock & Data Recovery (7)
Clock & Data Recovery?? (2)
CLOCK IN PODATKOV VRAČILO? (9)
Ura in obnovitev podatkov (7)
ura in obnovitev podatkov (2)
Ura in novice regres vezje (10)
clock obnovo podatkov (vsi digitalni), (3)


Zloraba | | Administrator | | Moderatorji | | Podprite nas | | kazalo
topic RSS