Pravila | Recent posts | RSS temo | Iskanje | Registracija | Prijava

CLOCK AND RECOVERY PODATKOV?


Post new topic Reply to topic EDAboard.com Forum Index -> Analog Circuit Design -> Ura in Data Recovery?
Avtor Message
ithink



Joined: 01 Jul 2005
Posts: 23


Post 17. maj 2006 5:17

ura in regres knjige


halo, vsakdo
jaz sem trpljenje velike težave v moji raziskave o oblikovanju CDR, sem prebral nekatere dokumente, kot so''10GB / s CMOS cdr vezje z analogno interpolater faza'', in tako naprej, in je veliko truda za učenje cdr principle.but imam nobenega napredka pri oblikovanju cdr, zdaj hočem zgraditi matematični model s fazo interpolater v matlab, jaz odkriti to je zelo težko. Morda vam ponudili nekaj nasvetov, ali papir, da me!
hvala
Nazaj na vrh
Google
AdSense
Google Adsense




Post 17. maj 2006 5:17

Oglasi




Nazaj na vrh
analogartist



Joined: 18. marec 2005
Posts: 20


Post 17. maj 2006 5:46

kako zgraditi cdr model v matlab


Ker ste modeliranje krogu in ne oblikovanja to ... Lahko bi začeli z nekaj preprostih vezje s CDR kot faza detektor ali pogostnosti faza detektor. Vse, kar bi bilo potrebno, je osnovno razumevanje tega, kako ti dela, in lahko začnete vi modeliranje in dodate nonlinearities kot greste po ...

Ta knjiga je odličen začetek mesto:
Monolitna Phase-Locked Loops in Ura Recovery vezij: theory and Design by Behzad Razavi
Nazaj na vrh
ithink



Joined: 01 Jul 2005
Posts: 23


Post 17. maj 2006 6:01

Simulink premikom faze


hvala, analogartist

Končni cilj je oblikovanje cdr vezje zadovoljni naši zahtevajo, jaz šele začetek iz matematike modela, in korak za korakom, da vezje design.
zdaj jaz ne razumem fazi interpolater cdr v sistemu, i so bili oblikovani PLL vezje uspešno, vendar cdr razlikuje s PLL.
Nazaj na vrh
eng_islam



Joined: 06 Dec 2005
Posts: 67
S pomočjo: 4
Lokacija: EGIPT


Post 17. maj 2006 15:41

knjige na uro in regres modeliranje


u boste našli veliko ugotavlja, tako v matematiki model in način načrtovanja in tudi vezje v tej knjigi

Zasnova integriranega vezja za optične komunikacije
Behzad Razavi


Oprostite, toda morate prijavo na ogled te priloge

Nazaj na vrh
Khaled Fayed



Joined: 30. april 2006
Posts: 4
S pomočjo: 1


Post 16. oktober 2006 10:50

matlab cdr model


Imam dva druga predavanja, ki izgledajo kot zgoraj, in lahko tudi koristne:


Oprostite, toda morate prijavo na ogled te priloge

Nazaj na vrh
khouly



Joined: 20 oktober 2003
Posts: 2479
S pomočjo: 343
Lokacija: EGIPT


Post 16. oktober 2006 13:27

Matlab Simulink uro in obnovitev podatkov


preveriti
http://ocw.mit.edu/OcwWeb/Electrical-Engineering-and-Computer-Science/6-976High-Speed-Communication-Circuits-and-SystemsSpring2003/LectureNotes/index.htm

Lect 21: o MSK, in CDR
khouly
Nazaj na vrh
neoflash



Joined: 02 Jul 2005
Posts: 395
S pomočjo: 8
Lokacija: United States


Post 25. december 2006 5:22

matlab model ure predelave


vsak moški lahko naložite demo model CDR v matlab Simulink?
Nazaj na vrh
neter



Joined: 15. julij 2004
Posts: 50


Post 15. marec 2007 11:02

modeliranje uro in regres matlab


Have any dual-path Loop arhitekture model?
Nazaj na vrh
xshou



Joined: 17. avgust 2002
Posts: 45
S pomočjo: 3


Post 17. marec 2007 6:31

matlab programiranje uro in obnovitev podatkov


Razavi knjiga je dober vir.

Vedno sem občutek, da bi bilo zanimivo uporabiti vzorčenje podatkovni model, tj Z preoblikovati opisati CDR. To je zelo koristno, če menite, da statistika naravo prehoda gostote --- vam ne bo primanjkovalo enačb kmalu.

Veliko korist od uporabe vzorčenja modela je: to lahko model za prenos VCO deluje pravilno (ne samo vrednosti DC, Kvco). Za nizko ring Q oscilator, da ne bo veliko razliko. Toda za oscilator LC, boste videli visoko freq majhne motnje od faze detektor lahko povzročijo visoke freq veliko faznega zamika. To je posebej res, če je za visoke hitrosti, binarni CDR (bangband tipa) je v raziskavi.

Dr Teza? Morda.
Nazaj na vrh
czfaileen



Joined: 03 Dec 2005
Posts: 4


Post 25. avgust 2007 19:13

ura in regres modeliranje


Živjo, koliko načinov jih lahko uporabite v CDR?
Ali lahko izterjajo ura iz podatkov, s svojo vedo, aux CLK?
Nazaj na vrh
Arabska različica Bolgarska različica Catalan version Češka različica Danska različica Nemška različica Grška različica Angleška različica Španska različica Finska različica Francoska različica Hindi version Hrvatski verzija Indonesian version Italijanska različica Hebrew version Japanese version Korean version Litovska različica Latvijska različica Nizozemska različica Norwegian version Polish version Portugalska različica Romunska različica Russian version Slovak version Slovenska različica Serbian version Švedska različica Tagalog version Ukrajinski version Vietnamese version Kitajske version
Post new topic Reply to topic EDAboard.com Forum Index -> Analog Circuit Design -> Ura in Data Recovery?
Stran 1 od 1 All times are GMT 2 uri
Podobne teme:
clock obnovo podatkov (CDR)? (6)
ura novice regres ....? (5)
Clock & Data Recovery (7)
Clock & Data Recovery?? (2)
Clock Data Recovery (3)
Ura in obnovitev podatkov (7)
clock novice regres (1)
ura in obnovitev podatkov (2)
Ura in novice regres vezje (10)
Vprašanje o Clock in Data Recovery, hvala. (3)


Zloraba | | Administrator | | Moderatorji | | Podprite nas | | kazalo
topic RSS