| Avtor | Message |
|---|
r_p_sanna
Joined: 18 oktober 2004
Posts: 69
|  19 Mar 2006 18:38 ustvarjanje kazalci v verilog | | |
|
| Živjo,
Ali obstaja način, jaz lahko povzročijo ali so povezana kazalci sezname verilog? mislim VHDL omogoča ustvarjanje zapis i, ki verjamejo, da je enakovreden kazalci v vložkov C. so dobrodošli. |
|
| Nazaj na vrh | |
 |
stevepre
Joined: 10. maj 2001
Posts: 92
| 20. marec 2006 9:57 Re: oblikovanje smernice v verilog | | |
|
| VHDL evidenca ni kazalec. To je samo strukturo podatkov, ki združuje druge vrste podatkovnih tipov v eno.
ne. verilog ne predvideva takšne možnosti, razen če uporabljate sistem verilog. |
|
| Nazaj na vrh | |
|
yaseen1
Joined: 20. maj 2006
Posts: 49
| 31. januar 2007 23:00 Re: oblikovanje smernice v verilog | | |
|
| | Ni mogoče ustvariti, povezanih seznamov v verilog. |
|
| Nazaj na vrh | |
|
Google
AdSense
| 31. januar 2007 23:00 Oglasi | | |
|
|
|
|
| Nazaj na vrh | |
|
aji_vlsi
Joined: 10. september 2004
Posts: 640
S pomočjo: 72
Lokacija: Bangalore, Indija
| 01 Feb 2007 5:36 Re: oblikovanje smernice v verilog | | |
|
| | yaseen1 wrote: | | Ni mogoče ustvariti, povezanih seznamov v verilog. |
No, ti * lahko * model povezan seznam, čeprav je lepo 2-mesečno stažu projekt mogoče. Potrjen je lažje z VHDL in še bolj z SV.
Ajeetha, CVC
www.noveldv.com |
|
| Nazaj na vrh | |
|
