PLD, SPLD, GAL, CPLD, FPGA Design
Enostavna in Complex Programmable Logic Devices iz Altera, Cypress, Xilinx. Field Programmable Gate Array. Naprava posebne VHDL / Verilog / SystemC vprašanja.

tags: FPGA xilinx, FPGA izvajanje, FPGA vhdl, cpld, plds, PLD logičnih, vhdl, verilog VLSI, Altera, Cypress, Xilinx, Atmel, programirljivi logični,
Moderator: Super Moderatorji

Goto page 1, 2, 3 ... 223, 224, 225 Naslednja
Skoči na stran:
Objavi novo temo
Objavi novo temo
Topics Odgovori Avtor Pogled Last Post
This topic is locked: you cannot edit posts or make replies. Objava: VSE E-KNJIGE TUKAJ bodo izbrisane! Bodo uporabniki opozorjeni!
0 Klug 3132 21. marec 2007 22:21
Klug
This topic is locked: you cannot edit posts or make replies. Objava: Verilog proti VHDL
0 FORUM_RULES 10693 23. november 2004 20:50
FORUM_RULES
No new posts Proizvodnja Zamuda težava za 32 bitni output ( 50 točk za sol)
7 khamitkar.ravikant 804 12. maj 2009 8:40
galt_roark
No new posts FPGA izvajanje funkcije ekstrakcija modula iz slik
1 varunmalhotra 72 21. maj 2009 1:47
varunmalhotra
No new posts VHDL Funkcija, da bi našli učinkovite območju podpisano Vector
2 omara007 51 20. maj 2009 22:36
omara007
No new posts Novi projekt Ideje
2 Mkanimozhi 30 20. maj 2009 20:16
DoraSzasz
No new posts SystemC
1 mani45 30 20. maj 2009 19:33
pini_1
No new posts SystemC uporabe - združevanje za strojno in programsko opremo?
2 ruschi 114 20. maj 2009 19:29
pini_1
No new posts @ ltera Max7000 (brez "S") serije, programer.
0 Gigillo74 18 20. maj 2009 15:25
Gigillo74
No new posts Dampinška pomnilnik iz Verilog za VHDL
0 karper1986 12 20. maj 2009 14:10
karper1986
No new posts Ura nalogo iz Verilog za VHDL
0 karper1986 21 20. maj 2009 13:39
karper1986
No new posts Newbie vprašanje - najenostavnejši logiki naprava
1 mrhamada 57 20. maj 2009 9:56
LoomVortex
No new posts M1-SYSMGMT-DEV-KIT: Komunikacija med Fusion-ProAsic
5 LoomVortex 87 20. maj 2009 9:36
LoomVortex
No new posts Kako lahko opisali multiplikacijski uporabo ROM v VHDL?
0 yan25 24 20. maj 2009 8:59
yan25
No new posts Uvod Kraj in Pot v VLSIs Design By Patrick
0 shitansh 33 20. maj 2009 8:53
shitansh
No new posts napake v ISE10.1, vendar ne v ISE6.2
0 ahmadagha23 9 20. maj 2009 7:09
ahmadagha23
No new posts Pomagaj mi, za SDIO
3 alpacinoliu 150 20. maj 2009 4:59
alpacinoliu
No new posts Lahko uporabite Labview z Spartan 3A
3 elek-eng 201 19. maj 2009 23:31
elek-eng
No new posts i2c Start in stop odkrivanje
3 vipulsinha 66 19. maj 2009 23:30
RBB
No new posts DLX procesor
1 Mkanimozhi 96 19. maj 2009 19:54
karper1986
No new posts Noise Filtering v FPGA video stream
0 ombadei 57 19. maj 2009 13:28
ombadei
No new posts VHDL & Verilog primerjavi
4 elcielo 700 19. maj 2009 9:43
pini_1
No new posts Spremenljivke v VHDL
[ Goto page Goto page: 1, 2]
35 ombadei 603 19. maj 2009 9:23
FVM
No new posts pomoč, osnovne vhdl avtomat s povezavo 2
7 nicklas_a74 180 19. maj 2009 7:52
nand_gates
No new posts Kje lahko najdem VPB avtobusom specifikacijo?
0 kel8157 6 19. maj 2009 7:49
kel8157
No new posts VHDL - ura narašča in sodi roba Prenemaganje
2 n3utr0 123 19. maj 2009 7:40
kvingle
No new posts potrebujete pojasnilo Xilinx ISE
4 senthilnathan.rajesh 150 19. maj 2009 7:27
omara007
No new posts Xilinx XST sinteznem procesu je ob tooooo dolgo!
0 omara007 33 19. maj 2009 4:21
omara007
No new posts PS2 Tipkovnica obravnavi VHDL
3 r0nald 78 19. maj 2009 1:53
r0nald
No new posts Kako lahko opisali multiplikacijski uporabo ROM v VHDL?
0 yan25 24 18. maj 2009 21:20
yan25
No new posts Prosim, pomagajte mi! Verilog težav .... v Xilinx
2 DoraSzasz 51 18. maj 2009 19:19
DoraSzasz
No new posts FPGA Input
0 roddyalan 27 18. maj 2009 16:31
roddyalan
No new posts Generator impulzov Problem
5 Robovi 213 18. maj 2009 9:42
Robovi
No new posts Zaporedna načrtovanje v VHDL
1 abeltyukov 60 18. maj 2009 6:24
ahmedalzaabi
No new posts Kako smetišče heirarchical strukturo uporabo VCS?
0 MohEllayali 63 17. maj 2009 19:54
MohEllayali
No new posts proizvodnjo FPGA netlist vrat ravni?
2 lt.data 108 17. maj 2009 17:23
FVM
No new posts Težave z uporabo Spartan 3A Starter Kit in USB za JTAG kabel
0 armed23ogm 69 17. maj 2009 3:12
armed23ogm
No new posts verilog koda
0 dody_fadel 69 16. maj 2009 21:34
dody_fadel
No new posts Kako lahko opisali multiplikacijski uporabo ROM, v VHDL?
0 yan25 27 16. maj 2009 17:41
yan25
No new posts SATA PHY chip
19 cheesent 3231 16. maj 2009 17:20
iso12
No new posts povezati Virtex-5 FPGA za TMS320C6474 DSP prek RapidIO, SRIO ...
1 a.nemati 108 15. maj 2009 16:26
Flemming_Sundance
No new posts Modelsim 6.5a & 6.3c PE študent Edition
0 veiledcavalier 84 15. maj 2009 12:00
veiledcavalier
Objavi novo temo EDAboard.com Forum Index -> PLD, SPLD, GAL, CPLD, FPGA Design Vsi časi so GMT 2 uri
Goto page 1, 2, 3 ... 223, 224, 225 Naslednja
Skoči na stran:
Stran 1 od 225
Skoči na:
Nova delovna mesta Nova delovna mesta Ni novih objav Ni novih objav Napoved Napoved
New posts [Popular] New posts [Popular] Ni novih objav [Popular] Ni novih objav [Popular] <a href='promote/index.html' target='_blank'> Spodbujanje topic (-30 točk) </ a>